IBM quebra a barreira de 1 nanômetro com uma nova arquitetura 3D de chip

A IBM revelou em 25 de junho de 2026 a primeira tecnologia de chip sub-1-nanômetro do mundo, cruzando um limiar que muitos engenheiros previam que encerraria o progresso prático dos semicondutores. O avanço se concentra em uma nova arquitetura 3D de transistores chamada "nanostack" que empilha transistores verticalmente em vez de encolhê-los horizontalmente, atingindo um nó de 0,7 nanômetro — menor que uma fita de DNA.

Uma nova forma de construir transistores

A arquitetura nanostack empilha dois planos completos de transistores um sobre o outro usando uma técnica de ligação de precisão que mantém as nanofolhas individuais com apenas 15 átomos de espessura e 9 nanômetros de distância. A fabricação exige manter todos os processos abaixo de 400 °C para evitar que a camada de ligação derreta — uma restrição que os pesquisadores da IBM afirmam ter agora cumprido consistentemente em escala de wafer. O resultado são quase 100 bilhões de transistores empacotados em um chip do tamanho de uma unha, aproximadamente o dobro da densidade do próprio processo de 2 nanômetros da IBM introduzido em 2021.

O que os números realmente significam

Os números de desempenho sugerem que o salto é real: a IBM afirma que o nó de 0,7 nm oferece até 50% mais rendimento computacional e 70% melhor eficiência energética em comparação com chips de 2 nm. A escalabilidade SRAM — historicamente um gargalo que limita a densidade do cache — melhorou 40%, o que importa diretamente para as demandas de memória de alta largura de banda das cargas de trabalho de inferência de IA.

"Isso coloca mais 10, 15 anos no roadmap", disse Dan Hutcheson, analista da TechInsights, que classificou o anúncio como transformador para estender os prazos dos semicondutores. Jay Gambella, diretor de pesquisa da IBM, descreveu o nanostack como "reinventar como os chips são construídos" em vez de simplesmente tornar as estruturas existentes menores.

O que significa para IA e energia

Enquanto os operadores de data center lidam com o custo energético de treinar e executar grandes modelos de linguagem, uma melhoria de eficiência de 70% no nível do silício poderia reduzir a conta de energia para inferência de IA em escala por uma margem comparável. A IBM atualmente não fabrica chips em volume — licencia sua pesquisa de processo para parceiros foundry — mas a empresa afirma que a comercialização pode começar dentro de cinco anos, colocando os primeiros produtos no mercado por volta de 2031.

Pressão sobre Intel, TSMC e Samsung

Para as foundries líderes da indústria, o anúncio aumenta a pressão competitiva. A TSMC está atualmente produzindo em seu nó N2 de 2 nm e preparando um processo A14 de 1,4 nm para 2027 ou 2028. O salto da IBM para 0,7 nm não significa produtos no próximo ano, mas sinaliza que seu pipeline de pesquisa permanece à frente da fronteira de produção da indústria por uma margem significativa. As ações da IBM dispararam nas negociações pré-mercado em 26 de junho após o anúncio.

A IBM publicou detalhes técnicos completos em um artigo de pesquisa lançado junto com o anúncio, cobrindo a arquitetura CFET, a abordagem de engenharia de canal duplo e a validação funcional do inversor CMOS no novo nó, conforme relatado pela MIT Technology Review.