Arquitetura LogicFolding da Huawei visa chips de 1,4 nm até 2031 sem EUV

A Huawei apresentou uma arquitetura de chip chamada LogicFolding que afirma que fornecerá densidade de transistores classe 1,4 nm até 2031 — sem as máquinas de litografia ultravioleta extrema (EUV) que os controles de exportação dos EUA colocaram fora do alcance da China.

A empresa apresentou a tecnologia no Simpósio Internacional IEEE de Circuitos e Sistemas (ISCAS 2026) em Xangai, juntamente com uma nova estrutura de design que chama de "Lei de Escala Tau" — uma sucessora proposta para a Lei de Moore que prioriza a velocidade do sinal e o empilhamento físico de circuitos em vez da miniaturização de transistores.

Como o LogicFolding funciona

A escala tradicional de chips reduz transistores individuais para encaixar mais na mesma área do die. A abordagem da Huawei é diferente: o LogicFolding empilha circuitos lógicos em três dimensões, otimizando a velocidade com que os sinais elétricos viajam através deles — o que a Huawei chama de "escala temporal". A empresa afirma que isso resulta em um aumento de 55% na densidade de transistores e uma melhoria de 41% na eficiência energética em comparação com layouts planos convencionais.

A Huawei diz que o desenvolvimento levou seis anos e que já projetou e produziu em massa 381 chips baseados nos princípios da Lei de Escala Tau. A fabricação será feita pela SMIC, a fundição doméstica mais avançada da China, que pode produzir chips no nó de 7 nm sem EUV usando técnicas DUV mais antigas.

O roteiro comercial

A primeira aplicação pública é esperada nos processadores Kirin dos smartphones da Huawei, que estrearão na série Mate 90 no outono de 2026. Até 2030, a Huawei planeja estender a arquitetura para seus chips de IA Ascend e clusters de data centers — um desafio direto ao domínio da Nvidia em hardware de inferência de IA dentro da China.

Como se compara com a TSMC

A TSMC, líder global em fundição de semicondutores, visa a produção em massa de chips reais de 1,4 nm — seu nó de processo A14 — até 2028, antes da projeção de 2031 da Huawei. O caminho da TSMC depende das máquinas EUV de última geração da ASML, equipamentos que a Huawei não pode obter legalmente sob as atuais regras de exportação dos EUA.

Portanto, o LogicFolding da Huawei não é uma corrida direta contra o roteiro de nós de processo da TSMC. É uma solução arquitetônica: alcançar densidade comparável através de empilhamento 3D e otimização de sinal em vez de precisão litográfica. A questão chave que o silício de produção precisará responder é se os circuitos lógicos empilhados oferecem desempenho equivalente em cargas de trabalho reais de IA — onde a largura de banda da memória e a latência de interconexão importam tanto quanto a contagem bruta de transistores.

O que isso sinaliza

O anúncio é o desafio mais explícito da Huawei até agora à suposição de que a escala dependente de EUV é o único caminho crível para chips avançados. Se as alegações de densidade e eficiência do LogicFolding se mantiverem em produção — não apenas em condições de benchmark — representaria uma redução significativa da lacuna entre as capacidades nacionais de semicondutores da China e a fronteira global, alcançada inteiramente sem equipamentos ocidentais. Conforme relatado pelo Tom's Hardware, o lançamento do Mate 90 no final deste ano será o primeiro teste real dessa afirmação.