O pooling de memória CXL permite que data centers tratem a RAM como um recurso compartilhado, não um silo por servidor

Por quarenta anos, a memória de servidor funcionou da mesma forma: você compra DRAM, instala em uma máquina, e se essa máquina não usar toda a capacidade, o excedente fica ocioso. O Compute Express Link (CXL) 3.0 está quebrando esse modelo. Switches de fabric com suporte a pooling de memória CXL 3.0 multi-host já operam em produção em ambientes líderes de colocation e servidores dedicados, e o efeito sobre como os data centers planejam capacidade é maior do que o nome técnico da especificação sugere.

A tese é simples: a utilização de memória em uma frota típica de servidores fica entre 40% e 55%, porque a capacidade é provisionada para o pico de carga de cada máquina individual, não para a frota como um todo. O pooling CXL transforma essa capacidade isolada em um pool compartilhado do qual qualquer host no fabric pode extrair dinamicamente. Os próprios benchmarks da Samsung em implantações com pooling CXL mostram utilização subindo para 75-90% quando a memória é desagregada de servidores individuais.

O que realmente mudou no CXL 3.0

Revisões anteriores do CXL (1.1, 2.0) permitiam que um único host conectasse um expansor de memória externo via PCIe — útil para adicionar capacidade a uma máquina, mas não para compartilhá-la. O CXL 3.0 adiciona topologia de fabric e coerência multi-host, significando que um switch pode ficar entre um pool de módulos de memória e um rack de servidores, distribuindo capacidade sob demanda e recuperando-a quando uma carga de trabalho termina. Ele opera nas velocidades de fabric PCIe 6.0, mantendo a penalidade de latência para acessar memória agrupada baixa o suficiente para ser utilizável em cargas de trabalho reais, não apenas para escalonamento de armazenamento frio.

O switch Structera S 30260 da Marvell é um dos primeiros componentes comerciais a implementar isso em escala de rack. A plataforma Xeon 6 da Intel já vem com suporte nativo para expansores de memória CXL, e o kernel Linux suporta dispositivos CXL nativamente desde a versão 6.1 — significando que a infraestrutura em nível de sistema operacional para realmente usar memória agrupada em produção não é mais o obstáculo que era há dois anos.

O ângulo de IA: descarregamento de KV cache

A carga de trabalho que está tirando o pooling CXL do laboratório para orçamentos de produção não é virtualização de propósito geral — é inferência de modelos de linguagem grandes. O serviço de LLM mantém um cache de chave-valor (KV cache) crescente em memória para cada conversa ativa, e esse cache escala com o comprimento do contexto e sessões concorrentes. A HBM da GPU é cara e escassa demais para reter KV cache frio ou de crescimento lento, mas mantê-lo em uma camada CXL agrupada oferece latência próxima à do DRAM por uma fração do custo por gigabyte. A Samsung publicou benchmarks especificamente sobre descarregar KV cache para sua linha de produtos CMM-D (CXL Memory Module–DRAM), com meta de produção em massa de um módulo CMM-D 3.0 compatível com CXL 3.2 até o final de 2026.

Isso importa porque o custo de inferência, não o custo de treinamento, é o que a maioria das empresas realmente paga depois que um modelo é implantado. Uma camada de memória que permite a um cluster de inferência atender mais sessões concorrentes de contexto longo sem comprar HBM adicional proporcionalmente reduz diretamente o custo por consulta ao executar IA em escala.

O que isso significa para compradores

A Micron declarou publicamente que a DRAM agora é uma restrição vinculante para seus próprios clientes — a demanda de cargas de trabalho de IA superou o crescimento da oferta, e o pooling CXL é uma das poucas alavancas de curto prazo que aumenta a capacidade efetiva de memória sem precisar de mais DRAM física. Para compradores de infraestrutura, isso tem implicações concretas:

O planejamento de capacidade muda de por servidor para por fabric. Em vez de superprovisionar cada máquina para seu próprio pico, as equipes podem provisionar o pool para o pico agregado da frota, quase sempre menor que a soma dos picos individuais.
A matemática do TCO muda. Números de fornecedores afirmam redução de mais de 60% no custo total de propriedade de memória quando o pooling é usado corretamente — impulsionado principalmente por não comprar DRAM que fica ociosa 60% do tempo.
O switch de fabric se torna um item real de orçamento. Marvell, Astera Labs e outros estão enviando silício de switch CXL como um componente de rack distinto, não um recurso incorporado ao servidor. Orce orçamento e espaço de rack de acordo.

O pooling CXL não substituirá a DRAM local para dados críticos em latência — nada supera memória fisicamente conectada ao soquete da CPU. Mas para a fatia crescente da pegada de memória que é fria, intermitente ou compartilhada entre uma classe de carga de trabalho (KV cache, caches em memória, pools de buffer), o pooling agora é uma opção pronta para produção, não uma demo de pesquisa. Equipes executando inferência em qualquer escala significativa deveriam avaliar uma camada CXL 3.0 agrupada antes de sua próxima ordem de compra de DRAM, não depois.