L'architecture LogicFolding de Huawei vise des puces 1,4 nm d'ici 2031 sans EUV

Huawei a dévoilé une architecture de puce appelée LogicFolding dont elle affirme qu'elle offrira une densité de transistors de classe 1,4 nm d'ici 2031 — sans les machines de lithographie ultraviolette extrême (EUV) que les contrôles à l'exportation des États-Unis ont placées hors de portée de la Chine.

La société a présenté la technologie lors du Symposium international IEEE sur les circuits et systèmes (ISCAS 2026) à Shanghai, accompagnée d'un nouveau cadre de conception qu'elle appelle la « loi de mise à l'échelle Tau » — un successeur proposé à la loi de Moore qui privilégie la vitesse du signal et l'empilement physique des circuits plutôt que la miniaturisation des transistors.

Comment fonctionne LogicFolding

La mise à l'échelle traditionnelle des puces réduit les transistors individuels pour en loger davantage dans la même surface de die. L'approche de Huawei est différente : LogicFolding empile physiquement les circuits logiques en trois dimensions, optimisant la vitesse à laquelle les signaux électriques les traversent — ce que Huawei appelle la « mise à l'échelle temporelle ». La société affirme que cela permet une augmentation de 55 % de la densité de transistors et une amélioration de 41 % de l'efficacité énergétique par rapport aux conceptions planes conventionnelles.

Huawei indique que le développement a pris six ans et qu'elle a déjà conçu et produit en série 381 puces basées sur les principes de la loi de mise à l'échelle Tau. La fabrication sera assurée par SMIC, la fonderie nationale la plus avancée de Chine, qui peut produire des puces au nœud 7 nm sans EUV en utilisant des techniques DUV plus anciennes.

La feuille de route commerciale

La première application publique est attendue dans les processeurs Kirin des smartphones Huawei, qui devraient faire leurs débuts dans la série Mate 90 à l'automne 2026. D'ici 2030, Huawei prévoit d'étendre l'architecture à ses puces IA Ascend et aux clusters de centres de données — un défi direct à la domination de Nvidia dans le matériel d'inférence IA en Chine.

Comment il se compare à TSMC

TSMC, le leader mondial des fonderies de semiconducteurs, vise la production en série de véritables puces 1,4 nm — son nœud de processus A14 — d'ici 2028, avant la projection de 2031 de Huawei. La voie de TSMC repose sur les dernières machines EUV d'ASML, des équipements que Huawei ne peut pas obtenir légalement sous les règles d'exportation américaines actuelles.

LogicFolding de Huawei n'est donc pas une course directe contre la feuille de route des nœuds de processus de TSMC. C'est une solution architecturale : atteindre une densité comparable par empilement 3D et optimisation du signal plutôt que par précision lithographique. La question clé à laquelle le silicium de production devra répondre est de savoir si les circuits logiques empilés offrent des performances équivalentes dans des charges de travail d'IA réelles — où la bande passante mémoire et la latence d'interconnexion comptent autant que le nombre brut de transistors.

Ce que cela signifie

Cette annonce est le défi le plus explicite de Huawei à l'hypothèse selon laquelle la mise à l'échelle dépendante de l'EUV est la seule voie crédible vers des puces avancées. Si les affirmations de densité et d'efficacité de LogicFolding se confirment en production — pas seulement dans des conditions de benchmark — cela représenterait une réduction significative de l'écart entre les capacités nationales de semiconducteurs de la Chine et la frontière mondiale, obtenue entièrement sans équipements occidentaux. Comme le rapporte Tom's Hardware, le lancement du Mate 90 plus tard cette année sera le premier test concret de cette affirmation.