Le rack Helios d'AMD attire Meta, OpenAI, Oracle et Microsoft comme clients

La PDG d'AMD, Lisa Su, a profité d'un keynote jeudi lors de la conférence Advancing AI 2026 de l'entreprise à San Francisco pour dévoiler les détails de production en volume de l'accélérateur Instinct MI455X, du système à l'échelle du rack Helios qui l'intègre, et de l'EPYC « Venice », qu'AMD présente comme le premier processeur serveur x86 fabriqué sur le procédé 2 nanomètres de TSMC. L'événement a également servi de rassemblement de clients : Meta, Microsoft, Oracle, OpenAI et Anthropic ont tous confirmé des déploiements, plusieurs à l'échelle du gigawatt.
Ces annonces sont importantes car AMD a passé les deux dernières années à tenter de transformer la domination de Nvidia dans l'infrastructure IA en une véritable course à deux, et la liste de clients de jeudi est la preuve la plus claire que les hyperscalers sont prêts à construire une capacité significative sur du silicium AMD plutôt que de le traiter comme un fournisseur de secours. Meta a déclaré qu'il utilisera jusqu'à 6 gigawatts de GPU AMD au fil du temps, en commençant par 1 gigawatt sur des racks Helios plus tard cette année. OpenAI a pris un engagement équivalent de 6 gigawatts. Oracle construit un supercluster Helios de 50 000 GPU, Microsoft déploie des racks Helios dans les centres de données Azure pour alimenter l'inférence de modèles de pointe, et Anthropic — un partenaire d'AMD depuis un accord dévoilé plus tôt cette année — déploiera jusqu'à 2 gigawatts de GPU Instinct série MI450, le premier gigawatt étant mis en service au premier semestre 2027.
Concernant le matériel lui-même : chaque GPU MI455X embarque 432 Go de mémoire HBM4 répartis sur 16 stacks, offrant environ 19,6 To/s de bande passante mémoire par puce. Un rack Helios complet regroupe 72 accélérateurs MI455X accompagnés de CPU EPYC Venice et du silicium réseau Pensando Vulcano d'AMD, mettant en commun 31 To de mémoire HBM4 et environ 1,4 Po/s de bande passante mémoire agrégée. AMD évalue un rack complet à 2,9 exaflops de calcul d'inférence FP4 et 1,4 exaflops en précision FP8 — des chiffres que l'entreprise oppose directement aux systèmes rack NVL72 de Nvidia. Le prix d'un rack Helios entièrement configuré a été rapporté à environ 5,25 millions de dollars. Les expéditions aux clients, dont Microsoft, débutent au second semestre 2026.
L'EPYC Venice, le volet CPU de la plateforme, est notable en soi : c'est la première puce serveur x86 fabriquée sur le nœud 2 nm de TSMC, alors qu'AMD affirme détenir désormais 46 % de part de revenus du marché des CPU serveur — un chiffre qui aurait été impensable pour AMD il y a dix ans, quand Intel contrôlait l'écrasante majorité des revenus CPU des centres de données.
Su a également profité du keynote pour évaluer l'opportunité qu'AMD cherche à saisir : elle a estimé le marché total adressable des accélérateurs IA à 1 400 milliards de dollars d'ici 2030, celui des CPU serveur à 220 milliards de dollars à la même date, et le TAM combiné du silicium — accélérateurs, CPU, réseau et infrastructure associée — à environ 2 000 milliards de dollars, avec un taux de croissance annuel composé de 40 %. Ces chiffres sont des projections d'AMD et doivent être lus comme une plaidoirie de l'entreprise pour son cours de bourse autant qu'une prévision de marché neutre, mais les engagements clients annoncés en parallèle sont concrets, nommés et datés.
Pour les acheteurs entreprises et les clients cloud, le résultat pratique est qu'une alternative crédible d'AMD aux systèmes rack de Nvidia est désormais expédiée avec un véritable soutien d'hyperscalers, au lieu d'exister uniquement comme une diapositive de roadmap. La question de savoir si cela entame significativement le pouvoir de fixation des prix de Nvidia dépendra moins du keynote de jeudi que de la capacité de la pile logicielle ROCm d'AMD — historiquement le maillon faible face à l'écosystème CUDA de Nvidia — à suivre le rythme du matériel qu'AMD expédie désormais à grande échelle.
Originally reported by AMD Newsroom. Read the original article for additional details.
View original source