IBM rompe la barrera del nanómetro con una nueva arquitectura 3D de chips

IBM presentó el 25 de junio de 2026 la primera tecnología de chip subnanométrico del mundo, cruzando un umbral que muchos ingenieros habían predicho que acabaría con el progreso práctico de los semiconductores. El avance se centra en una nueva arquitectura de transistores 3D llamada "nanostack" que apila transistores verticalmente en lugar de encogerlos horizontalmente, alcanzando un nodo de 0,7 nanómetros — más pequeño que una hebra de ADN.

Una nueva forma de construir transistores

La arquitectura nanostack coloca dos planos completos de transistores uno encima del otro mediante una técnica de unión de precisión que mantiene las nanoláminas individuales con solo 15 átomos de espesor y separadas 9 nanómetros. La fabricación requiere mantener todos los procesos por debajo de 400 °C para evitar que la capa de unión se derrita — una restricción que los investigadores de IBM dicen haber cumplido consistentemente a escala de oblea. El resultado son casi 100 mil millones de transistores empaquetados en un chip del tamaño de una uña, aproximadamente el doble de densidad que el propio proceso de 2 nanómetros de IBM introducido en 2021.

Qué significan realmente los números

Las cifras de rendimiento indican que el salto es real: IBM afirma que el nodo de 0,7 nm ofrece hasta un 50% más de rendimiento computacional y un 70% mejor eficiencia energética en comparación con los chips de 2 nm. La escalabilidad de SRAM — históricamente un cuello de botella que limita la densidad de caché — mejoró un 40%, lo que afecta directamente a las demandas de memoria de alto ancho de banda de las cargas de trabajo de inferencia de IA.

"Esto añade otros 10, 15 años a la hoja de ruta", dijo Dan Hutcheson, analista de TechInsights, quien calificó el anuncio como transformador para extender los plazos de los semiconductores. Jay Gambella, director de investigación de IBM, describió nanostack como "reinventar cómo se construyen los chips" en lugar de simplemente hacer más pequeñas las estructuras existentes.

Qué significa para la IA y la energía

Mientras los operadores de centros de datos lidian con el costo energético de entrenar y ejecutar modelos de lenguaje grandes, una mejora de eficiencia del 70% a nivel de silicio podría reducir la factura eléctrica de la inferencia de IA a gran escala en un margen comparable. IBM actualmente no fabrica chips en volumen — licencia su investigación de procesos a socios fundidores — pero la empresa dice que la comercialización podría comenzar en cinco años, colocando los primeros productos en el mercado alrededor de 2031.

Presión sobre Intel, TSMC y Samsung

Para las fundiciones líderes de la industria, el anuncio aumenta la presión competitiva. TSMC produce actualmente en su nodo N2 de 2 nm y prepara un proceso A14 de 1,4 nm para 2027 o 2028. El salto de IBM a 0,7 nm no significa productos el próximo año, pero señala que su canal de investigación sigue adelantado a la frontera de producción de la industria por un margen significativo. Las acciones de IBM subieron en las operaciones previas a la apertura del mercado el 26 de junio tras el anuncio.

IBM publicó detalles técnicos completos en un artículo de investigación lanzado junto con el anuncio, cubriendo la arquitectura CFET, el enfoque de ingeniería de doble canal y la validación funcional del inversor CMOS en el nuevo nodo, según informó MIT Technology Review.