La arquitectura LogicFolding de Huawei apunta a chips de 1,4 nm para 2031 sin EUV

Huawei ha presentado una arquitectura de chip llamada LogicFolding que afirma que ofrecerá una densidad de transistores de clase 1,4 nm para 2031 — sin las máquinas de litografía ultravioleta extrema (EUV) que los controles de exportación de EE. UU. han puesto fuera del alcance de China.

La compañía presentó la tecnología en el Simposio Internacional de Circuitos y Sistemas del IEEE (ISCAS 2026) en Shanghái, junto con un nuevo marco de diseño que denomina "Ley de Escalado Tau" — un sucesor propuesto de la Ley de Moore que prioriza la velocidad de la señal y el apilamiento físico de circuitos sobre la miniaturización de transistores.

Cómo funciona LogicFolding

El escalado tradicional de chips reduce los transistores individuales para meter más en la misma área del dado. El enfoque de Huawei es diferente: LogicFolding apila circuitos lógicos en tres dimensiones, optimizando la velocidad a la que viajan las señales eléctricas a través de ellos — lo que Huawei llama "escalado temporal". La compañía afirma que esto produce un aumento del 55% en la densidad de transistores y una mejora del 41% en la eficiencia energética en comparación con los diseños planos convencionales.

Huawei dice que el desarrollo tomó seis años y que ya ha diseñado y producido en masa 381 chips basados en los principios de la Ley de Escalado Tau. La fabricación estará a cargo de SMIC, la fundición nacional más avanzada de China, que puede producir chips en el nodo de 7 nm sin EUV utilizando técnicas DUV más antiguas.

La hoja de ruta comercial

Se espera que la primera aplicación pública sea en los procesadores Kirin de los teléfonos inteligentes de Huawei, que debutarán en la serie Mate 90 en el otoño de 2026. Para 2030, Huawei planea extender la arquitectura a sus chips de IA Ascend y clústeres de centros de datos — un desafío directo al dominio de Nvidia en hardware de inferencia de IA dentro de China.

Cómo se compara con TSMC

TSMC, el líder mundial en fundición de semiconductores, apunta a la producción en masa de chips reales de 1,4 nm — su nodo de proceso A14 — para 2028, antes de la proyección de 2031 de Huawei. El camino de TSMC depende de las máquinas EUV de última generación de ASML, equipos que Huawei no puede obtener legalmente bajo las reglas de exportación actuales de EE. UU.

Por lo tanto, LogicFolding de Huawei no es una carrera directa contra la hoja de ruta de nodos de proceso de TSMC. Es una solución arquitectónica: lograr una densidad comparable mediante apilamiento 3D y optimización de señales en lugar de precisión litográfica. La cuestión clave que el silicio de producción deberá responder es si los circuitos lógicos apilados ofrecen un rendimiento equivalente en cargas de trabajo reales de IA — donde el ancho de banda de la memoria y la latencia de interconexión importan tanto como el recuento bruto de transistores.

Lo que señala

El anuncio es el desafío más explícito de Huawei hasta la fecha a la suposición de que el escalado dependiente de EUV es el único camino creíble hacia chips avanzados. Si las afirmaciones de densidad y eficiencia de LogicFolding se sostienen en producción — no solo en condiciones de benchmark — representaría una reducción significativa de la brecha entre las capacidades de semiconductores nacionales de China y la frontera global, lograda completamente sin equipos occidentales. Según informó Tom's Hardware, el lanzamiento del Mate 90 a finales de este año será la primera prueba real de esa afirmación.