IBM durchbricht die 1-Nanometer-Grenze mit einer neuen 3D-Chip-Architektur

IBM hat am 25. Juni 2026 die weltweit erste Chip-Technologie unter 1 Nanometer vorgestellt und damit eine Schwelle überschritten, von der viele Ingenieure vorhersagten, dass sie den praktischen Fortschritt der Halbleiter beenden würde. Der Durchbruch konzentriert sich auf eine neue 3D-Transistorarchitektur namens „Nanostack", die Transistoren vertikal stapelt anstatt sie horizontal zu verkleinern, und erreicht einen Knoten von 0,7 Nanometern – kleiner als ein DNA-Strang.

Eine neue Art, Transistoren zu bauen

Die Nanostack-Architektur schichtet zwei vollständige Transistorebenen übereinander mit einer Präzisionsbondtechnik, die einzelne Nanoblätter nur 15 Atome dick und 9 Nanometer voneinander entfernt hält. Die Fertigung erfordert, dass alle Prozesse unter 400 °C bleiben, um ein Schmelzen der Bondschicht zu verhindern – eine Einschränkung, von der IBM-Forscher sagen, dass sie sie nun im Wafer-Maßstab durchgängig erfüllen. Das Ergebnis sind fast 100 Milliarden Transistoren, die in einen Chip in Fingernagelgröße gepackt sind, etwa die doppelte Dichte von IBMs eigenem 2-Nanometer-Prozess von 2021.

Was die Zahlen tatsächlich bedeuten

Die Leistungszahlen deuten darauf hin, dass der Sprung real ist: IBM gibt an, dass der 0,7-nm-Knoten bis zu 50 % mehr Rechendurchsatz und 70 % bessere Energieeffizienz im Vergleich zu 2-nm-Chips liefert. Die SRAM-Skalierung – historisch ein Engpass, der die Cache-Dichte begrenzt – verbesserte sich um 40 %, was direkt für die Anforderungen an Speicher mit hoher Bandbreite bei KI-Inferenz-Workloads von Bedeutung ist.

„Das bringt weitere 10, 15 Jahre auf die Roadmap", sagte Dan Hutcheson, Analyst bei TechInsights, der die Ankündigung als transformativ für die Verlängerung der Halbleiterzeitpläne bezeichnete. IBM-Forschungsdirektor Jay Gambella beschrieb den Nanostack als „Neuerfindung, wie Chips gebaut werden", anstatt einfach bestehende Strukturen zu verkleinern.

Was es für KI und Energie bedeutet

Während Rechenzentrumsbetreiber mit den Energiekosten für das Training und den Betrieb großer Sprachmodelle kämpfen, könnte eine Effizienzverbesserung von 70 % auf Siliziumebene die Stromrechnung für KI-Inferenz in großem Maßstab um einen vergleichbaren Betrag senken. IBM fertigt derzeit keine Chips in Serie – es lizenziert seine Prozessforschung an Foundry-Partner –, aber das Unternehmen sagt, dass die Kommerzialisierung innerhalb von fünf Jahren beginnen könnte, wobei die ersten Produkte um 2031 auf den Markt kommen.

Druck auf Intel, TSMC und Samsung

Für die führenden Foundries der Branche erhöht die Ankündigung den Wettbewerbsdruck. TSMC produziert derzeit auf seinem 2-nm-Knoten N2 und bereitet einen 1,4-nm-Prozess A14 für 2027 oder 2028 vor. IBMs Sprung auf 0,7 nm bedeutet nicht sofort Produkte im nächsten Jahr, signalisiert aber, dass seine Forschungspipeline der Produktionsgrenze der Branche mit einem deutlichen Vorsprung voraus ist. Die IBM-Aktie stieg am 26. Juni im vorbörslichen Handel nach der Ankündigung.

IBM veröffentlichte vollständige technische Details in einem Forschungsartikel, der zusammen mit der Ankündigung veröffentlicht wurde und die CFET-Architektur, den Dual-Channel-Engineering-Ansatz und die funktionale CMOS-Inverter-Validierung am neuen Knoten abdeckt, wie von MIT Technology Review berichtet.