Huawei zieht seine nächsten KI-Chips um bis zu drei Quartale vor

Huawei zieht seine nächste Generation von KI-Chips um bis zu drei Quartale vor, wie der turnusmäßige Vorsitzende David Wang am Donnerstag auf der Huawei Connect 2026 in Shanghai bekanntgab — ein Zeichen, dass der chinesische Technologieriese versucht, den Rückstand zu Nvidia und AMD schneller aufzuholen, als es die eigene Roadmap ursprünglich vorsah.

Was vorgezogen wird und um wie viel

Der Ascend 960DT, ein Chip für Decodierungs- und Trainingsworkloads mit erweiterter Speicherkapazität und -bandbreite, soll nun bereits im ersten Quartal 2027 einsatzbereit sein — drei Quartale früher als zuvor geplant. Der Ascend 960PR, für Inferenz-Prefill- und Empfehlungsworkloads konzipiert, rückt um ein Quartal auf das dritte Quartal 2027 vor. Beide Chips folgen dem, was Huawei "Taos Gesetz" nennt.

Neben den Chips stellte Huawei zwei SuperPoD-Systemkonfigurationen vor: den flüssigkeitsgekühlten Atlas 960 SuperPoD, der im dritten Quartal 2027 als erstes Huawei-System mit NPO-Verbindungen erscheint, und den luftgekühlten Atlas 860 SuperPoD, geplant für das zweite Quartal 2027.

Der Wettbewerbskontext

Der beschleunigte Zeitplan bringt Huaweis Chips ungefähr auf eine Linie mit den konkurrierenden Roadmaps von Nvidia und AMD. Nvidias Rubin soll im zweiten Quartal 2026 mit HBM4-Speicher in Massenproduktion gehen, während AMDs MI455X im dritten Quartal 2026 die Massenproduktion erreicht.

Huawei gab bekannt, bisher mehr als 1.000 SuperPoD-Klasse-Systeme an über 370 Kunden ausgeliefert zu haben, und DeepSeek hat sich Berichten zufolge separat verpflichtet, 160.000 Ascend-950DT-Chips in einem Rechenzentrum in der Inneren Mongolei einzusetzen.

Warum Geschwindigkeit hier wichtiger ist als Spezifikationen

Die Bedeutung dieser Ankündigung liegt nicht in einem einzelnen Datenblatt — sie liegt in der Beschleunigung selbst. Ein Chip-Bereitschaftsdatum unter dem Druck von Exportkontrollen um drei Quartale vorzuziehen, deutet entweder darauf hin, dass Huaweis Fertigungs- und Designprozesse schneller gereift sind als erwartet, oder dass wettbewerblicher und geopolitischer Druck das Unternehmen dazu gebracht hat, seine eigene Fehlermarge zu verkleinern.