AIO APEX

Speicher, nicht Rechenleistung, ist jetzt die eigentliche Grenze für die Geschwindigkeit von KI-Chips

Teilen:
Speicher, nicht Rechenleistung, ist jetzt die eigentliche Grenze für die Geschwindigkeit von KI-Chips

In den letzten Jahren drehte sich das Gespräch über KI-Hardware um GPU-Rechenleistung. Dieser Rahmen ist inzwischen veraltet. Die tatsächliche Einschränkung für die Geschwindigkeit, mit der die nächste Generation von KI-Beschleunigern gebaut werden kann, ist High Bandwidth Memory (HBM) — und jeder große Speicherhersteller sagt seinen Kunden, dass der Mangel kein Problem von 2026 ist, sondern ein mehrjähriges.

Die Speichermauer, konkret erklärt

Moderne KI-Beschleuniger können Daten weit schneller verarbeiten, als herkömmlicher Speicher sie liefern kann. Diese Lücke — die «Speichermauer» — bedeutet, dass roher Rechendurchsatz nicht mehr zählt, sobald ein Chip keine Daten mehr zum Verarbeiten hat. HBM löst dies mit einer grundlegend anderen Architektur: Statt eines Speicherchips neben dem Prozessor stapelt HBM Speicher-Dies vertikal und verbindet sie über Tausende Through-Silicon-Vias (TSVs) mit dem Prozessor.

Diese 3D-Stapelung ist genau der Grund, warum HBM schwer herzustellen ist. Branchenschätzungen deuten darauf hin, dass jeder produzierte KI-Speicherchip Fab-Kapazität verbraucht, die sonst etwa drei gewöhnliche PC-Speicherchips herstellen könnte.

Wo die HBM4-Produktion tatsächlich steht

Samsung, SK Hynix und Micron liefern alle bereits HBM4-Muster an Nvidia, und alle drei streben eine Massenproduktion ab Ende 2026 an. SK Hynix hält derzeit etwa 56,4% des HBM-Umsatzanteils zum ersten Quartal 2026.

Der besorgniserregende Teil ist nicht der Hochlaufzeitplan selbst — SK Hynix hat öffentlich gewarnt, dass der breitere Speichermangel bis über 2030 hinaus andauern könnte.

Warum dies die KI-Hardware-Roadmap verändert

Als GPU-Logik der Engpass war, war der Weg klar: bessere Prozessknoten, mehr Transistoren, schnellere Takte. Speicherbandbreite skaliert nicht auf die gleiche Weise. Es gibt einen bemerkenswerten Nebeneffekt: Jeder Wafer an Fab-Kapazität, der HBM gewidmet ist, ist ein Wafer, der keinen Standard-DRAM für Laptops, Telefone und PCs herstellt.

Was als Nächstes zu beobachten ist

Das zu verfolgende Signal ist nicht das Datum der Massenproduktionsankündigung, sondern die Ausbeuteraten bei HBM4-Stapeln, wenn sie über 12-Layer-Konfigurationen hinaus skalieren.

Teilen:
Speicher, nicht Rechenleistung, ist jetzt die eigentliche Gr | AIO APEX