O RISC-V passou de uma experiência académica a silício empresarial — o que a ISA de código aberto significa para a indústria de chips

Em 2010, uma equipa da UC Berkeley propôs-se a desenhar uma arquitetura de conjunto de instruções que pudesse usar em investigação académica sem ter de lidar com as complexidades de licenciamento da ARM ou da x86. O resultado foi o RISC-V — lê-se "risk five" — uma ISA limpa e minimalista lançada para o domínio público. Dezasseis anos depois, a RISC-V International tem mais de 4000 organizações membros, a arquitetura está ratificada para tudo, desde microcontroladores embebidos a computação de alto desempenho, e tornou-se um ponto focal na geopolítica da independência de semicondutores.

O que é realmente o RISC-V

Uma ISA define a interface entre hardware e software: o conjunto de instruções que um processador compreende, o layout dos registos, o modelo de memória. A x86 da Intel e a ARM da ARM Holdings são as ISAs dominantes para servidores/PCs e móvel/embebido, respetivamente. Ambas são proprietárias. Utilizar a ARM requer uma licença da ARM Holdings; essa licença custa dinheiro e vem com restrições de uso. O RISC-V não tem proprietário. Qualquer pessoa pode implementá-lo, modificá-lo e lançar produtos baseados nele sem pagar royalties ou pedir permissão.

O RISC-V não é um chip. É uma especificação — um documento que descreve as instruções que um processador deve suportar. O conjunto de instruções base de inteiros (RV32I ou RV64I para 32 e 64 bits, respetivamente) é intencionalmente minimalista. Extensões adicionam ponto flutuante (F, D), operações atómicas (A), instruções comprimidas (C), processamento vetorial (V) e mais. Um processador que implementa RV64GC — a configuração mais comum para processadores de aplicações — suporta o conjunto base mais as extensões de propósito geral e as instruções comprimidas.

Onde já funciona o RISC-V

A imagem de implementação é mais ampla do que a maioria das pessoas imagina. O ESP32-C3 da Espressif, um chip WiFi e Bluetooth usado em inúmeros dispositivos IoT e eletrónica de consumo, funciona com um processador RISC-V de núcleo único. O chip custa cerca de 1 dólar em volume e é enviado em centenas de milhões de unidades anualmente. A Western Digital usa núcleos RISC-V personalizados nos controladores dos seus SSDs e discos rígidos — uma implementação de bem mais de mil milhões de núcleos. Os microcontroladores de GPU da NVIDIA passaram de núcleos proprietários Falcon para RISC-V a partir das placas da geração Turing em 2018.

A Google adicionou o RISC-V como uma ABI suportada no Android 13 no final de 2023, o primeiro passo para o Android funcionar em processadores de aplicações RISC-V. O kernel Linux suporta RISC-V na mainline desde 2017. O GCC, o LLVM/Clang e o Rust têm todos targets RISC-V maduros. O ecossistema da cadeia de ferramentas, que era o ponto mais fraco há cinco anos, amadureceu substancialmente.

Para silício mais capaz, a SiFive — uma startup norte-americana que cria núcleos RISC-V comerciais — produziu as famílias P870 e X280 visando a computação de ponta e eventualmente cargas de trabalho de servidores de entrada de gama. A divisão T-Head da Alibaba abriu o código do seu núcleo XuanTie C910 em 2021, uma implementação RISC-V de 64 bits de alto desempenho que a Alibaba usa internamente e licencia externamente. Vários computadores de placa única RISC-V — o StarFive VisionFive 2, o Milk-V Pioneer — executam agora ambientes de trabalho Linux completos.

O acelerador geopolítico

A curva de adoção do RISC-V tornou-se mais íngreme após 2020, quando os controlos de exportação dos EUA começaram a restringir as exportações de tecnologia de semicondutores para a China. A ARM Holdings, uma empresa do Reino Unido, mas com tecnologia desenhada nos EUA nos seus núcleos, enfrentou incertezas sobre se as suas licenças para empresas chinesas poderiam continuar. A Huawei, em particular, acelerou o investimento em alternativas RISC-V depois de os EUA a terem bloqueado efetivamente de usar os núcleos mais avançados da ARM.

A China representa agora uma fração significativa da atividade global de desenvolvimento RISC-V. A T-Head da Alibaba, o ISCAS (Institute of Computing Technology da Chinese Academy of Sciences), a StarFive e dezenas de empresas mais pequenas estão a enviar silício RISC-V. O governo chinês incluiu o desenvolvimento RISC-V nos seus planos de autossuficiência de semicondutores. A natureza aberta do RISC-V significa que os controlos de exportação dos EUA não podem bloquear o acesso à especificação da ISA em si — apenas a implementações específicas ou componentes da cadeia de ferramentas de empresas norte-americanas.

Isto criou uma dinâmica interessante: a RISC-V International, que gere a especificação, tem membros tanto dos EUA como da China. A especificação é desenvolvida de forma colaborativa. As implementações competitivas são separadas.

A extensão vetorial e cargas de trabalho de IA

A extensão V (vetorial) do RISC-V foi ratificada em 2021 e é agora suportada em hardware por vários processadores, incluindo o T-Head C910 e o X280 da SiFive. O processamento vetorial permite paralelismo de estilo SIMD para operações como multiplicação de matrizes — o cálculo central na inferência de redes neuronais. Isto torna o RISC-V relevante para aceleradores de IA de ponta, que são um grande mercado em crescimento.

Várias startups estão a construir chips de inferência de IA baseados em núcleos vetoriais RISC-V especificamente porque a ISA aberta lhes dá controlo total sobre o conjunto de instruções sem restrições de licenciamento. Para silício personalizado desenhado para uma arquitetura de modelo específica, esta flexibilidade é importante.

Onde ainda há lacunas

Servidores e portáteis são os dois mercados onde o RISC-V ainda não demonstrou desempenho competitivo em escala. Os processadores de aplicações RISC-V mais rápidos em 2026 são amplamente comparáveis a peças ARM Cortex-A55 de gama média de há alguns anos — adequados para trabalho embebido e de ponta de entrada de gama, não competitivos com o Apple Silicon, o AMD Zen 5, ou mesmo o ARM Cortex-X4. A lacuna existe em parte porque os processadores ARM e x86 beneficiam de décadas de otimização microarquitetural, orçamentos de I&D enormes e fabrico nos nós de processo mais avançados.

A fragmentação do ecossistema é uma preocupação estrutural. A extensibilidade do RISC-V — a característica que o torna flexível — também significa que chips diferentes podem implementar extensões diferentes, tornando mais difícil escrever software que funcione bem em todo o lado. A ARM resolveu isto mantendo um controlo apertado sobre os seus perfis; a abertura do RISC-V significa que há mais variação no que "RISC-V" significa na prática.

O projeto RISC-V Software Ecosystem (RISE), lançado em 2023 com apoio da Google, Intel, Qualcomm e outros, está a trabalhar para coordenar o desenvolvimento da pilha de software e prevenir a fragmentação. A eficácia que isto se revele ter afetará significativamente se o RISC-V conseguirá avançar para mercados de maior desempenho ou se permanecerá forte principalmente em aplicações embebidas e IoT onde os requisitos de compatibilidade são mais restritos.

A trajetória é claramente ascendente. O RISC-V não está a deslocar a ARM ou a x86 a curto prazo — essas arquiteturas têm demasiada margem de desempenho, profundidade de ecossistema e investimento em fabrico. O que está a fazer é conquistar um espaço grande e crescente nos mercados embebidos, IoT e de ponta enquanto constrói os pré-requisitos de ecossistema para um futuro avanço para a computação de maior desempenho. A indústria de chips está a acompanhar.