تجميع ذاكرة CXL يتيح لمراكز البيانات معاملة RAM كمورد مشترك، لا كعزل داخل كل خادم

لأربعين عاماً، عملت ذاكرة الخوادم بالطريقة نفسها: تشتري DRAM، تركّبها في جهاز واحد، وإذا لم يستخدم ذلك الجهاز كل الذاكرة، تبقى الزيادة عاطلة. تقنية Compute Express Link (CXL) 3.0 تكسر هذا النموذج. مفاتيح الشبكة النسيجية الداعمة لتجميع ذاكرة CXL 3.0 متعدد المضيفين تعمل الآن في بيئات استضافة وخوادم مخصصة إنتاجية رائدة، وتأثيرها على كيفية تخطيط مراكز البيانات لسعتها أكبر بكثير مما يوحي به الاسم التقني الجاف للمعيار.
الفكرة بسيطة: معدل استخدام الذاكرة عبر أسطول خوادم نموذجي يتراوح بين 40% و55%، لأن السعة تُخصص لذروة الحمل في كل جهاز على حدة، لا للأسطول ككل. تجميع CXL يحوّل هذه السعة المحبوسة إلى مجمع مشترك يمكن لأي مضيف على الشبكة النسيجية السحب منه ديناميكياً. اختبارات سامسونج الخاصة على عمليات النشر المُجمّعة عبر CXL تُظهر ارتفاع معدل الاستخدام إلى 75-90% بمجرد فصل الذاكرة عن الخوادم الفردية.
ما الذي تغيّر فعلياً في CXL 3.0
الإصدارات السابقة من CXL (1.1، 2.0) كانت تتيح لمضيف واحد فقط توصيل موسّع ذاكرة خارجي عبر PCIe — مفيد لإضافة سعة لجهاز واحد، لكن ليس لمشاركتها. يضيف CXL 3.0 طوبولوجيا الشبكة النسيجية والتماسك متعدد المضيفين، بمعنى أن مفتاحاً يمكن أن يقع بين مجمع من وحدات الذاكرة ورف من الخوادم، موزّعاً السعة عند الطلب ومستعيداً إياها عند انتهاء عبء العمل. يعمل بسرعات شبكة PCIe 6.0، مما يبقي عقوبة زمن الوصول للذاكرة المجمّعة منخفضة بما يكفي لتكون صالحة لأحمال العمل الحقيقية لا لمجرد تصنيف التخزين البارد.
مفتاح Structera S 30260 من Marvell هو أحد أوائل المكونات التجارية التي تنفّذ هذا على مستوى الرف. منصة Xeon 6 من إنتل تأتي بالفعل بدعم أصلي لموسّع ذاكرة CXL، ونواة لينكس تدعم أجهزة CXL أصلياً منذ الإصدار 6.1 — ما يعني أن البنية التحتية على مستوى نظام التشغيل لاستخدام الذاكرة المجمّعة فعلياً في الإنتاج لم تعد العائق الذي كانته قبل عامين.
زاوية الذكاء الاصطناعي: تفريغ ذاكرة KV cache
عبء العمل الذي يسحب تجميع CXL من المختبر إلى ميزانيات الإنتاج ليس الافتراضية العامة — بل هو استدلال نماذج اللغة الكبيرة. خدمة LLM تحتفظ بذاكرة تخزين مؤقت متزايدة للمفتاح-القيمة (KV cache) في الذاكرة لكل محادثة نشطة، وهذا التخزين المؤقت يتوسع مع طول السياق وعدد الجلسات المتزامنة. ذاكرة HBM على وحدة معالجة الرسوميات باهظة الثمن وشحيحة جداً للاحتفاظ بذاكرة KV cache الباردة أو بطيئة النمو، لكن الاحتفاظ بها في طبقة CXL مجمّعة يوفر زمن استجابة قريباً من DRAM بجزء يسير من التكلفة لكل غيغابايت. نشرت سامسونج اختبارات محددة حول تفريغ KV cache إلى خط منتجاتها CMM-D (وحدة ذاكرة CXL–DRAM)، وتستهدف الإنتاج الضخم لوحدة CMM-D 3.0 المتوافقة مع CXL 3.2 بحلول نهاية 2026.
هذا مهم لأن تكلفة الاستدلال، لا تكلفة التدريب، هي ما تدفعه معظم المؤسسات فعلياً بعد نشر نموذج ما. طبقة ذاكرة تتيح لعنقود استدلال خدمة المزيد من الجلسات المتزامنة طويلة السياق دون شراء ذاكرة HBM إضافية متناسبة تُخفّض مباشرة تكلفة كل استعلام عند تشغيل الذكاء الاصطناعي على نطاق واسع.
ماذا يعني هذا للمشترين
صرّحت Micron علناً أن DRAM أصبحت الآن قيداً ملزماً لعملائها — الطلب من أحمال عمل الذكاء الاصطناعي تجاوز نمو العرض، وتجميع CXL هو أحد الروافع القليلة القريبة الأجل التي تزيد سعة الذاكرة الفعلية دون الحاجة لمزيد من DRAM المادي. بالنسبة لمشتري البنية التحتية، هذا له تبعات ملموسة عدة:
- يتحول تخطيط السعة من مستوى كل خادم إلى مستوى الشبكة النسيجية. بدلاً من تجهيز كل جهاز بشكل مفرط لذروته الخاصة، يمكن للفرق تجهيز المجمع لذروة الأسطول الإجمالية، وهي دائماً تقريباً أقل من مجموع الذرى الفردية.
- حسابات التكلفة الإجمالية للملكية تتغيّر. تدّعي أرقام الموردين انخفاضاً يتجاوز 60% في التكلفة الإجمالية لملكية الذاكرة عند استخدام التجميع بشكل صحيح — مدفوعاً في الغالب بعدم شراء DRAM يبقى عاطلاً 60% من الوقت.
- مفتاح الشبكة النسيجية يصبح بنداً حقيقياً في الميزانية. Marvell وAstera Labs وآخرون يشحنون شرائح مفاتيح CXL كمكوّن رف منفصل، لا كميزة مدمجة في الخادم. خصّص الميزانية ومساحة الرف وفقاً لذلك.
لن يحل تجميع CXL محل DRAM المحلي للبيانات الحساسة لزمن الاستجابة — لا شيء يتفوق على ذاكرة متصلة فعلياً بمقبس المعالج. لكن بالنسبة للحصة المتنامية من مساحة الذاكرة الباردة أو المتقطعة أو المشتركة عبر فئة عمل واحدة (KV cache، ذاكرات التخزين المؤقت، مجمعات المخازن المؤقتة)، أصبح التجميع الآن خياراً جاهزاً للإنتاج، لا عرضاً بحثياً. يجب على الفرق التي تشغّل الاستدلال على أي نطاق ذي معنى تقييم طبقة CXL 3.0 مجمّعة قبل طلب شراء DRAM القادم، لا بعده.